Maximizing transducer gain per power dissipation in 100 GHz CMOS six-stage amplifier

Masafumi Suizu*, Kosuke Katayama, Mizuki Motoyoshi, Kyoya Takano, Minoru Fujishima

*この研究の対応する著者

研究成果: Conference contribution

抄録

In this paper we propose a method of maximizing the efficiency, defined as transducer gain G T per power dissipation P DC, of a CMOS 100 GHz six-stage amplifier using bias point tuning. Using this method, the optimal bias voltage was 0.75V and the efficiency was 30dB/W higher than that for a voltage of 0.9V.

本文言語English
ホスト出版物のタイトルIMFEDK 2012 - 2012 International Meeting for Future of Electron Devices, Kansai
ページ160-161
ページ数2
DOI
出版ステータスPublished - 2012 7月 30
外部発表はい
イベント10th International Meeting for Future of Electron Devices, Kansai, IMFEDK 2012 - Osaka, Japan
継続期間: 2012 5月 92012 5月 11

出版物シリーズ

名前IMFEDK 2012 - 2012 International Meeting for Future of Electron Devices, Kansai

Other

Other10th International Meeting for Future of Electron Devices, Kansai, IMFEDK 2012
国/地域Japan
CityOsaka
Period12/5/912/5/11

ASJC Scopus subject areas

  • 電子工学および電気工学

フィンガープリント

「Maximizing transducer gain per power dissipation in 100 GHz CMOS six-stage amplifier」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル